微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > create clock与 create generated clock 区别是什么 ?

create clock与 create generated clock 区别是什么 ?

时间:10-02 整理:3721RD 点击:
最近 遇到了问题 就是 create clock与 create generated clock 区别?现在也不是 很明白 昨天考核时候问到了 ,当时就猛住了

大家来讨论下!

顶顶顶

create generated clock有master clock啊,常见的情况(只有一级mux)mux输入端用create_clock来约束,输出端用create_generated_clock来限制。

man一下就知道了。命令的解释看user guide最详细了。
create_clock是定义源时钟,包括周期和占空比;create_generated_clock是定义根据源时钟经过组合逻辑后生成的时钟,source是什么,master_clock是什么。

主要是继承关系
如果你愿意全部都用create_clock 也不是不行

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top