AISC后端设计——多存储器的布局布线

目前项目准备把原有FPGA实现的功能做成芯片。RTL中包括了300多个存储器，包括SRAM、ROM类型，大小还都不一样。请问哪位大侠知道这么多存储器SoCEncounter后端设计时怎么摆放，布局布线都考虑哪些因素?
以前没做过还请指教，有资料学习更好。

另外，memorycompiler生成SRAM时，LEF文件和GDS2文件总是点很多次才能成功生成，其他像Verilog、VHDL文件都一次可以生成，有没有谁遇到过这个问题，是安装错误?还是虚拟机版本问题?
redhat4.7

应该是安装问题，什么工艺，哪个库
300个memory是挺多的，主要还是按照模块，数据流向，来划分，如果时序不紧张的话，
可以摆的比较随意，
主要还是在外围摆macro， 里面空出中间区域给stdcell region

应该是安装问题，什么工艺，哪个库
300个memory是挺多的，主要还是按照模块，数据流向，来划分，如果时序不紧张的话，
可以摆的比较随意，
主要还是在外围摆macro， 里面空出中间区域给stdcell region

MC的问题已解决，虚拟机补装了一个插件rpm一下就好。存储器这么多还是没有头绪，手动摆放，这是要折磨死我的节奏

先让icc摆， create_fp_placement ,
通常是memory放周围，空出中间方形区域放stdcell， memory按模块关系摆就行了，

FPGA里的memory都是小块，也就32Kbit。300多个可能是几十个被拆分成32Kb之后产生的。做ASIC的时候不会有那么多，300个memory面积很吓人。