微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 如何实现只优化某一clock上的路径

如何实现只优化某一clock上的路径

时间:10-02 整理:3721RD 点击:
假设一个设计,有clk1、clk2、clk3、clk4、clk5五个时钟,其它时钟的timing都满足要求,且有很大slack,但clk1存在违例,如何能设置成DC重点优化clk1的path

group_path -name clk1 -weight 10

谢谢 小编大大

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top