微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > CTS 出现congestion 问题

CTS 出现congestion 问题

时间:10-02 整理:3721RD 点击:
RT,在ICC里跑CTS时,用这条命令进行优化:clock_opt -only_psyn -no_clock_route,跑完之后,有个区域出现严重的congestion问题。
请教各位大大,如何解决 这个congestion问题?

呀,你没做clock net route,就已经这么严重的congestion了。
让那个区域的placement密度降低些吧。

5個方向
1.cell padding
2.module padding
3.placement blockage
4.local placement density
5.global placement density
經驗中1跟3對local congestion比較好用

ICC中有cell padding这个概念?

set_keepout_margin
用法同marco, 可以參考solvenet上workaround的做法,
對於一些pin count較大的cell是有幫助的

我是设置了set physopt_area_critical_range 2,把值该小了,congestion就少了很多!

唔, 我沒用過這個var,
NAME


physopt_area_critical_range

Specifies a margin of slack for cells during area optimization. If a cell has a slack less than the area critical range, area optimization is not done for the cell.

TYPE

float

DEFAULT

-1.04858e+06

GROUP

physopt

DESCRIPTION

The physopt_area_critical_range variable specifies a margin of slack for cells during area optimization. If a cell has a slack less than the area critical range, area optimization is not done for the cell. The default value is minus infinity; that is, all cells are optimized for area during area recovery.
To determine the current value of this variable, use the printvar physopt_area_critical_range command.

Default值有點誇張, 而且我不是很看的懂這個值設定的意義,
是根據什麼標準, 或者% ?

一般设置为时钟周期的10%,可以根据具体情况再调整!

注意“clock_opt -only_psyn -no_clock_route”命令会动到placement的,容易引入congestion

那可以不做这一步吧

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top