ASIC时钟分频用计数器分频和DPLL哪个好呢？

ASIC设计中用到两个频率的时钟，10M和100M，系统输入时钟是100M，我打算用100M分频出一个10M的，有两种方案可以选择1：自己用计数器写一个十分频；2：调用designware库里的DPLL。用计数器写比较简单，但是时钟性能不太清楚。用锁相环时钟性能有保障，但是锁相环的功能比较完善一点，有点浪费面积。
在下是新手，因为毕设需要做芯片，不得不动手学起，请高手赐教！

就一个10M 还好意思用 DPLL, 钱多烧得慌。果断 计数分频。 然后 balance 两个clock，如果要同步的话。如果需要 精确，就用clock gate。。

dpll要钱么

您的意见呢?我看了下DPLL的代码量还是比较小的，不存在增加多大面积的问题