加入PLL的DFT时钟定义
时间:10-02
整理:3721RD
点击:
在设计中加入了PLL,数字部分有三个时钟clk_100,clk_DSP,clk_image,其中clk_100是与Pll的时钟输出口相连,在定义DFT的scan clock时应该怎么定义?
scan clk应该是从pad单独输入的时钟,与PLL输出MUX后产生clk_100
我不知道理解的对不对,是不是应该再单独创建一个scan_clock的端口,用作scan clock,然后与pll clock mux后,输出一个clk_100的时钟?
直接在pll的输出端生成时钟
你的pll肯定有个时钟源输入,就可以做scan clk