encounter 布局布线后仿真不对

我使用的是encounter 8.1，直接使用了encounter导出的spef做STA，然后导出sdf文件做后防，STA没有问题。后防要将周期扩大5倍才能通过。很是迷茫，请问各位，这种情况应该从哪着手去查?谢谢。

在仿真的波形中，从有时序违法的信号往前量出信号的延迟，再到STA report中查相应的path，比较结果就知道错在什么地方了

嗯，谢谢。但是我觉得如果只是有某些路径延时时序违反，按照正常思维不应该偏差那么大啊。请问您觉得这种问题，最大的可能性是出在什么地方。而且我用STA做过时序分许，Formality检查过一致性。

仿真信号与时序约束不一致

谢谢，能说的详细点吗? 不太明白您说的“仿真信号与时序约束不一致”指的是什么

仿真信号之间的时序关系，与约束里面定义的时序关系，不一致

STA和simulation的配置是不一样的，这个要靠自己去debug，其他人说的只能给你一点guide

Thnaks guys....

谢谢各位，开始想尽快找到解决方案，这两天在仔细检查问题，发现问题出在，由于用到的存储器verilog模型是用的总线型的端口描述方式。结果导致，从pt导出sdf文件的时候，会出现 Q\[1\]这样的端口，本来自己觉得也没问题，但是在用VCS做后仿真的时候，VCS却把这种端口认识成了\Q[1]。显然在网标中肯定没有这样的端口，从而导致反标失败。对于这种现象，我应该怎么去修改它呢?谢谢各位。

学习一下

很疑惑，然反标没标上，log文件没有出现warning和error吗?
后仿要将周期扩大五倍才能通过，这不是很矛盾
我理解的是：P&R过了时序问题应该没问题，请检查后仿环境和testbench文件
端口描述方式（Q\[1\]），我输出时有选项可以修改，具体需要针对问题查阅user guide。sorry

求指教 同问

用perl 改下sdf，

我是来学习的～～～～～