微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > STA求助:相同单元在launch path和capture path延时不同...

STA求助:相同单元在launch path和capture path延时不同...

时间:10-02 整理:3721RD 点击:

用PT做STA的时候,某一mode下只有一个外部时钟,结构如下:



发现在分析hold的时候,对于路径A->B->C->Q->D,分析时对A->B段计算delay时是按照最小计算的;
而对于A->B->E段,分析A->B的delay时是按照最大计算的;
所以hold过不了。
既然是同一根线,延时应该相同才对,求助问题可能出现在哪里,多谢多谢!
注:
1)使用的operating_condition是bc_wc。
2)PT版本是2012

有一个东西叫,COMMON PATH PERSIMITIC,集体忘了,

EDI里面叫CPPR ,ICC里面叫CRPR,自己去查一下吧

用ocv mode好吧

多谢大家帮助!
是CRPR这个东西。设置了就好了。
多谢多谢!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top