请教“formality debug failing point”

在GUI下debug其中某个failing point，show input pattern,如下图，发现implementation的input比reference的多，通常如果reference的input多，一般是被DC merged了，或者set constant了，比较容易debug.但是下图是implementation的input多，我查看的RTL代码，implementation是对的，所以想请教，什么情况下会导致reference的input缺少了，换言之，貌似reference的logic cone被优化了。

已经找到原因，RTL代码写法过于抽象，DC可以识别并综合出正确的网表，但是FM比对时，FM无法识别RTL复杂的写法，修改RTL代码后，比对通过。

用svf加载还不行么，