微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > Assura lvs验证问题

Assura lvs验证问题

时间:10-02 整理:3721RD 点击:

各位大神,小弟遇到个问题,求解答:
画了一个电路,layout VSschematic 是通过的;但是用icfb把schematic 导出成netlist形式,然后再用layout VSnetlist,就会提示有parameter的错误:



具体比如是layout中的mos管的长宽是6e-08,而netlist中参数是0.06,貌似是没有换算过来?




该如何修改?多谢~

请问您的LVS问题解决了吗?是怎么解决的呢?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top