微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > assura lvs 问题

assura lvs 问题

时间:10-02 整理:3721RD 点击:

ICC 出gds和netlist。v2lvs后用assure做lvs会出现以下错误,请问是什么原因呢? 我检查了下gds和spice网表都有有ENDCAP和FILL。

另外上面的警告有没有问题呢?

求解答啊!顶一下。

难道是extract.rule有问题?求解答!谢谢!

从错误表面看,是报电路网表里有FILL和ENDCAP这两个器件,但是layout里没有。那么可以直接查layout抽的网表是什么样子,看看是否有这两个器件。

谢谢回复!我在目录下没有找到凑够layout抽出来的spice网表。麻烦能告诉一下吗?新手,谢谢!

LVS Debug--> View --> Layout VNL Netlist

assura 的 lvs 并没有跑完,跑到中途就断了,所以lvs debug是灰色的。不能看结果。assura 有没有选项可以设置跑完后显示所有的错误,而不是遇到错误就中断。谢谢!

Run Assura LVS-->View avCompareRules -->Modify avCompareRules --> AbortOnUnboundDevices 去掉Use in Run选项我觉得现在重点不在Assura上,而在流程上,这两个cell里是不是根本就没有管子?如果是的话,layout肯定没有这两种cell啊,想办法让schematic里也没有就对了。

明白了!ENDCAP是消除WPE效应的,FILLTIE是阱连接单元。这两种cell内部应该是没有管子的。谢谢!刚开始用ASSURA,很多不清楚。



-force_no_output_references 这个选项加入 endtap fill 写出.v 试试

问题已解决,谢谢!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top