综合出来的网表，可以用pt fix_eco_leakage 优化功耗么？

如题，综合之后，对功耗不是很满意，希望对design的一个功耗很大的底层模块先优化下，以前是做完pr以后，再走平pt Vt swap的流程，现在希望直接在综合的网表上走这个Vt swap 流程，
各位大神，有这么做过的么?

别沉丫