微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > CTS后,布局不合理

CTS后,布局不合理

时间:10-02 整理:3721RD 点击:
用ICC做完CTS后,如果单独只做时钟树综合,-only_cts布局没出现很大的不同如果做了优化 -psyn_only 会出现大量cell聚集在一起,基本是底层内核的module,还有很多cell紧密相连的,而其他地方又空出来许多
请问下这个怎么解决啊

你是用 hierarchical 的方法来做? 增大 sub module 的 size ?

可以使用placement blockage或partial来限制cell的过度集中

why you believe it's a problem?

太过密集布线布不过去,而其他地方又太空,fp不合理吧不过也有布线可以通过的,也能继续做下去

psyn本来就会优化placement的吧,这种情况很正常的,你报下congestion看看有没有问题,没有问题就继续做下去喽~

顶层只有硬核IP 因为我这个是SOC
关于底层的内核部分(core以及debug)是不是应该group起来
还有就是上层的IP控制器,在floorplan里控制器的cell布局我觉得也不合理,都离IP的pin很远了
但是不知道应该用多大的blockage

可以加congetion option 把level设成high,试试,这个可以在place 就把CTS之后绕线有问题的区域利用率降低。

You don't need to solve it If you don't meet the wire congestions .

上一篇:ICC placement error
下一篇:每日一思

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top