微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 每日一思

每日一思

时间:10-02 整理:3721RD 点击:
为鼓励大家讨论,勤学多思,开设每日一思栏目,涉及基本概念,设计技巧,前沿话题。无论是新人还是资深工程师,你只需每天花一点时间去思考,参与讨论,我们后端版区的囗号是:每天进步一点点!
——————————————————————————
1:解释non-stop pin概念,cts阶段会对它做怎样处理,如果一个generated clock,它的master source有二个呢?

non-stop pin是相对于stop pin而言,在CTS的时候如果设置了non-stop pin,tool将不把设置点认成时钟的终点,也就是说clock tree会穿过这个point的后面的stop pin开始长tree并穿过这个point追溯到clock source点。
小编你提的第二个问题我没看明白,什么叫如果generate clock有两个master source,会有这种情况吗?请教!

同问:generate clock 的 master source 有两个的意思是?在下遇到这样的问题:generate clock 是 master source 的分频产生的时钟,而本身的master source 是之前分频产生的clock。也就是说generate clock 的master source 上有两个不同的master clock:clk1/clk2,请问这种情况如何约束?generate clock 的master clock是什么?

大妞们我是来专心心愿的哈哈哈

楼上说的generated clock 应该只有一个Master clock.
两个source clock 经过一个MUX得到的clock 符合小编说的

不是 每日一思吗?怎么老是这个帖子?

顶一个

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top