微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 求助,compile_ultra命令的问题

求助,compile_ultra命令的问题

时间:10-02 整理:3721RD 点击:
求助,我在dc的时候做了一个对比试验
compile_ultra -gate_clock -area_high_effort_script和compile_ultra -gate_clock
这两个指令得到的dc面积报告一样,说明面积没有被优化;
后来又尝试,compile_ultra -area_high_effor_script指令,得到的面积比上面两个指令的面积都要大的多,
求原因?

up.asking for help

求助ing

比较奇怪, -gated——clock是插入icg, 肯定会增大面积的啊
-area是减小面积的选项

我在某次尝试的时候发现,terminal中在执行这个命令的时候报了info,大概意思是说,compile_ultra已经有对面积的优化功能了,意思是可以不要这个area的argument的意思吧

加了门控,但寄存器会选择不带en的,所以面积会更小

插入icg但是还会减少寄存器D端前的MUX,面积变化要看库了。至于那个命令,个人感觉-timing比-area更有作用,-timing与以前compile -map_effort high作用类似,以前compile的命令没有单独的-area的说法。纯属猜测,有synopsys内部人士知道的么

门控加了ICG,是控制时钟而不是数据,当有位宽比较宽的寄存器组时,控制时钟使用的资源肯定比控制数据使用的资源小,寄存器位宽越宽,组数越多越明显

上一篇:DFT的流程讨论
下一篇:DFT问题求助!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top