微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > sparecell及LEF问题,请大家帮忙看看

sparecell及LEF问题,请大家帮忙看看

时间:10-02 整理:3721RD 点击:
我用的是.35工艺,在place-Tie Hi/Lo Cell中并没有可选器件,导致在放置了sparecell进行布线时,sparecell的输入端悬空未连接这个应该是LEF文件中缺少Tie Hi/Lo Cell吧?我想手动修改LEF文件,不知道可不可以,还有就是修改的具体方法,请大家指点!

.35工艺並沒有Tie Hi/Lo Cell
sparecell的输入端通常接(1'b0)
你的意思是想自己做Tie Hi/Lo Cell?

是的,因为在布线之后,sparecell的引脚全是悬空的,弄的我现在都是在版图里手动连的,很麻烦,所以想自己做Tie Hi/Lo Cell

是的,因为在布线之后,sparecell的引脚全是悬空的,弄的我现在都是在版图里手动连的,很麻烦,所以想自己做Tie Hi/Lo Cell,不知道可不可行?

正规lib里面都应该有tie cell,如果没有的话,可以直接连VDD/VSS,但是要确认下

自己做Tie Hi/Lo Cell是比較麻煩的事,
不建議這樣做~
你的sparecell是在合成時加入的
還是在APR tool加入的?
基本上sparecell的輸入端都可指定接到(1'b0)
APR tool在做PG connect時有連接嗎?

你好,我是新手,请问怎么连到vdd与gnd?通过Encounter的那些步骤?谢谢

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top