求助，关于数模混合设计做lvs的问题spice网表问题

如上的设计，单独的Digit和Analog都已经通过了LVS检查。
现在需要检查整体的设计的LVS
问题：
数字的spice网表中，对电源VCC和地GND的申明是通过.GLOBAL VCC GND来申明的，在spice的.SUBCKT的定义中没有端口的信息，std的spice网表也是这样的格式，每个std的SUBCKT都是将VCC和GND定义为.GLOBAL；但是Analog的SUBCKT中定义了VCC和GND的两个端口；
在版图上数字的供电是通过模拟部分将VCC和GND在版图上连接起来（如图）。
请问，
应该如何处理数字的spice网表，使得上述的设计能够做整体的lvs?

求高人解答。

GLOBAL与其不会冲突，直接做

如果你的Analog部分有模块使用特定VCC（与数字的VCC不连在一起）的话，需要修改特定的VCC。

GLOBAL的pin会一直上浮，建议在网表中将GLOBA的pin名换掉