微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > lvs遇到的问题

lvs遇到的问题

时间:10-02 整理:3721RD 点击:
大家好,目前项目中遇到的lvs问题。工艺为smic 65,当我把rom做为black box时,lvs可以同过,rom是同事用mem compiler生成的,把box打开时,会生成一堆error,有很多内部的net对不上,error全在rom内部,怀疑是假错,但又不知道怎么确认和解决。rom的cdl中看到有很多底层的单元用到vss这条net,我chip的gnd用的就是vss,不清楚是否这样影响的。
不清楚是calibre设置有问题还是mem compiler设置有问题,由于tape-out紧迫,求助各路兄弟姐妹!先谢过了~

单独rom的lvs能pass么

能,集成到top里才出的错

上结果吧,给大家看看,曾经遇到过CDL语法错误

网表有问题吧

恩,问题解决了,之前其实思路是对的,是因为rom的cdl里有一天net叫了vss,导致在spi里和ground连起来了,但其实是条不相干的net,把vss全替换了问题就解决了

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top