微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > io 摆放后snap grid问题

io 摆放后snap grid问题

时间:10-02 整理:3721RD 点击:
ICC中读入io约束文件,约束大致这么写的:set_pad_physical_constraints -pad_name i_vdd0 -side 2 -order 1然后initial_floorplan后发现,site row 不在最小栅格点上(最小栅格点0.01),在0.005上,造成place后cell都偏离了0.005,请问有什么办法解决,谢谢

是不是设置的选择上有问题,上tcl或者图片

这是io约束



这是单元cell的pin和site位置,偏差了0.005


Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top