微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 关于Feedthrough path的问题

关于Feedthrough path的问题

时间:10-02 整理:3721RD 点击:
1.小弟遇到一个问题,求大神指点,目前的block中有很多top层的走线path:Feedthrough path,在设max_delay后,timing一直不过,原因是ICC insert太多的buffer/inv,请问该怎么设置constraints使得tool不insert太多的buffer或者让该path的timing pass?
求指点!

修改一下sdc约束,前后松一点,让feedthrough的buffer跟logic的cell不要在同一个地区纠缠,也可以重新摆一下floorplan。ICC觉得驱动不够才会插入那么多buffer,可以增加一点驱动吧。

建议Floorplan间距分开调整一下, feedthough在走线的时候应保证两个buffer之间的线不要太长,
太长会导致buffer驱动力不够

如果想让这些线走的尽可能短,
1可以在PLACE之前可以先处理这些线,每隔一定的间距加好BUFFER.
2.把这条path的max delay 约束设置紧一点儿
工具插那么多BUFFER你可以看看是不是绕线兜圈了
希望有帮助

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top