有关数字芯片网表编写和LVS验证结合的问题!急急急~~
时间:10-02
整理:3721RD
点击:
RT,现在全数字芯片,pad是layout版图工程师单独加的,不是在PR中
一起同core做的PR,所以在跑LVS的时候需要在原来CORE网表的基础
上自己将PAD的网表添加进入,
问题:
附件图片是我自己编写的网表文件,里面显示的是顶层部分,然后引用PAD
网表部分,但是现在跑LVS却出现了如此错误,希望大家给予帮助,谢谢~
网表
LVS报告
没人关心一下?高手呢?
怎么连port都没有提出来呢?
对啊,很奇怪啊~不知道是不是版图port的层次的问题
你打label了没有啊?
打了的啊,这个是必须的吧
你网表和版图都不加pad,看看lvs能不能通过,如果通过了之后都加上pad试试,如果还有错误就在pad上找,用排除的,应该挺快能解决吧?
已解决
怎么解决的啊?是label的层没有用对吗?
嗯,是版图那边没有在顶层画label