微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 请问一个关于cts的问题

请问一个关于cts的问题

时间:10-02 整理:3721RD 点击:
如果有一个模块要工作在几种频率下.是不是clock tree在每种频率下做一条啊?然后根据不同的模式选择不同的clock tree?

一起做了就行,你看看command的说明就知道了。
NAME
compile_clock_tree
Builds a clock tree based on the clock tree definition.
SYNTAX
status compile_clock_tree
[-clock_trees name_or_source_pin_list]

Data Types
name_or_source_pin_listlist
net_or_pin_listlist
ARGUMENTS
-clock_trees name_or_source_pin_list
Specifies the clock trees to compile.
Tospecifytheclock trees, use either the user-assigned sym-
bolic name or the name of the source (port or pin) of each clock
tree.Ifyouuse the source to specify a clock tree, it must
match the full name of the clock tree root pin or port passed to
the set_clock_tree_options command with the -clock_trees option.
By default, the commandisappliedtoallcurrently-defined
clock trees.

所以说即使有不同的模式,但是clock tree实际上只有一条?
那pt check的时候,还是要分mode check,是为了保证hold 没问题吗?

name_or_source_pin_list的data type是list,帮你多个clock都写这list里,一起build tree。
下面的描述是Specifies the clock trees to compile.就说明是可以同时多个clock一起做。
pt在多个conner下check是保证芯片在在各种情况下都能工作(既满足setup又满足hold,还有其他的一些约束)。

如果pin只有一个,也没法写list吧?只是这个pin上面可能有三种不同频率的clock进来。就像如果是icc的话,应该要给3个scenario吧?

其实我想问的是,如果有三个mode,physically, 是不是有三条clock tree,还是只有一条? 而不是说怎么写脚本
如果只有一条的话,setup只需要check 最快的speed就可以了吧

如果pin只有一个,也没法写list吧?只是这个pin上面可能有三种不同频率的clock进来。就像如果是icc的话,应该要给3个scenario吧?
答: 1.如果是一个pin上3个clock,那你就3个mode,在各个mode下定义一个clock。你做tree就选周期最短的那个做tree吧。
2.clock的个数和scenario无必然联系。

其实我想问的是,如果有三个mode,physically, 是不是有三条clock tree,还是只有一条?
答:clock tree的个数和mode也无必然联系。
而不是说怎么写脚本
如果只有一条的话,setup只需要check 最快的speed就可以了吧

答:不好意思,我没读懂。

如果实际的clk 只是同一个clk ,只是根据模式来选择不同的频率的话, tree做一条就可以了
但是pt sign off 需要check 各个模式的频率

按照ICC的做cts的方式,和频率并无任何关系,你只要做到skew和latency到你关心的数值就可以了,当然那些DRC也适当关心一下。
如果只有一条的话,setup只需要check 最快的speed就可以了吧?
用ss corner的lib,时钟频率用最快的去检查setup,是表达的这个意思吧?

多谢小编回复。
其实我现在是有一个模块,有一个最高的工作频率,最低的话没有下限,可以极低。在综合的时候,我按照最快的频率来综合。
但后端的时候,像这种东西的话,p&r一般怎么处理呢? pt的话,怎么check呢?

那你就按照频率最快的设计呗,这是你的设计中的难点,只有这个时钟的满足了,你的设计也就完成了



但一般不是按照最快的频率来设计以后,pt都要在不同的工作频率下面check setup&hold吗。这种频率是一个范围的情况,一般pt怎么check为准呢?

setup check ss corner,用最快的频率check, 但是hold要都check啊, 如果你DVFS降频的话, 也应该有相应的sign off corner

你总共三个时钟,你可以分别做pt看看report,然后你就有答案了

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top