微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 关于encounter的三个菜问题

关于encounter的三个菜问题

时间:10-02 整理:3721RD 点击:
各位前辈:
碰到两个菜问题,求解:1: 我在post route opt hold模式的时候;提示有ERROR“Inital Sanity checks faied for opt Desing please correct above errors";以上信息是什么意思或者 是什么原因造成的? 用opt setup模式没用报错(setup有violation;没有休干净,我就直接做hold模式了) .
2:电路里两个时钟,一个是36M,一个是18M;18M的是36M的分频;前端说这两个clock要做balance; 是否只要在.ctstch中定义这两个clock为groupclk就可以了?还是需要其它设置?
3:前端说将来给出多个sdc,一个是fun.sdc,另一个是test.sdc; 先前看到过对这种要用什么MMMC;不过这个MMMC对我来说太复杂了,看了UG很晕; 能否给出一个简单点可行的方法?
在此先谢谢大家了!

知道的同学帮助一下啊!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top