帶門控的網表和不帶門控的網表做formality

由於用RTl和帶門控的網表對比，時間太長，於是在做完DC后刪除門控，產生兩個網表，一個帶門控，一個不帶。但是做formality的時候，rtl和不帶門控的沒有問題，這兩個網表對比缺失敗在門控后的reg，從pattern上看，顯然兩個reg的輸入不相同在CP為零的時候，但問題是，CP為零的時候，這個時候輸入肯定不同，但輸入一樣啊，帶門控的位holding 1 ，不帶門控的為loading 1.為何 formality 認為兩個不等?

防止沉没，自己顶哈

自己顶哈，这个的确是不正常的门控，我发现原来这个门控的en 和时钟 来自于了同一个寄存器，这是formality不支持的吧，当然，代码好像也本不应该这样写