微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > Astro中timing Setup环节出现hold slack为负的问题

Astro中timing Setup环节出现hold slack为负的问题

时间:10-02 整理:3721RD 点击:
劳烦各位大侠帮小弟看一个问题小弟后端初学,在astro环境下做布局布线时,做到timing setup这一步时,返回的信息显示hold slack值已经为负了,我想问一下出现在该步出现hold slack为负可能是哪些原因引起的,是属于代码的问题或者DC综合的问题还是属于布局布线这一块的问题,该怎么来修复呢,恳请有经验的大侠指点一二。
提前谢谢大家了哈

这时出现hold violation正常的,CTS之后可以修的

随意,可以自动修的,当然实在不行eco也行

hold违反是正常的,但前提是hold违反较小

一般hold timing slack是要APR處理得跟sythesis無關,除非太大有可能跟design有關才需要重新synthesis, 解hold time都在CTS 之後,在做ROUTING前會先把他CLEAN,有些是ROUTING完後再去解hold time.

上一篇:DRC罕见错误
下一篇:astro求助啊!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top