微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 请教:Formality Matching 问题

请教:Formality Matching 问题

时间:10-02 整理:3721RD 点击:
请教:Formality Matching 问题做RTL与post-syn netlist比较。
在Status:Matching阶段时,始终处于该阶段,应该是Match一直没有结束,如何调试?不知道原因阿!

RTL 直接与post netlist 比较的话很麻烦的, 建议分步比较

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top