SoC Encounter中via设置问题

用SOC Encounter布局布线，电源线在交叉的地方会自动打孔，如图所示
现在要求金属线宽度大于等于8微米的，打孔的时候不能打满，即最外一圈孔要去掉，不知道在工具中怎么设置才能做到?或者说用什么命令?怎么用?请教众位！不甚感激。我试过手动删除，删不掉。在virtuoso中一删就把整个都删了，也做不到。

这还不简单，方法很多

我知道的一种比较笨的方法是放置obs，但是感觉太麻烦了，想请教有没有好一点的方法，请不吝赐教。

亲，我用astro，tf文件里有宽metal盖cont多一些，所以电源线上的cont就不会出这种情况呢。你们的tf文件上没有这一点吗?

美女你说的是tech lef文件中对通孔阵列的定义吧?是不是可以把OVERHANG的值设大一点，这样就可以避免上面的情况。另外我想知道的是，怎样修改LEF文件，使得对金属宽度大于等于10微米的连线才用这样的通孔阵列，对于小于10的仍然打满孔呢?或者方不方便把你的工艺tech lef中关于这个的定义列出来看一看呢?谢谢了

我试了一下，还真好使诶，嘿嘿。谢谢你的提醒。不过还是想请教我上面说的那个问题（5#），请赐教！