微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 如何防止综合出带置位端的dff?

如何防止综合出带置位端的dff?

时间:10-02 整理:3721RD 点击:
最近综合时发现仅仅是一个打拍的寄存器也会综合出带低有效的set置位端的寄存器,并且set端通过一个上拉器件接固定电平1,也就是说其实set端是不起作用的,请问:工具在综合时为什么会从库中选择这样的器件?而不选择不带set端的啊
而且,一个3bit的打拍寄存器,高两bit综合出的是不带set端的,而最低bit确实带set端的,同样的逻辑工具为什么综合出不同的器件呢?请哪位大侠出来指点一下应该如何避免这种现象啊

设dont use呗,不过这样一来别的地方也不能用这个cell了

可能二楼没太明白我的意思,刚才找到解决方法了
compile 之后加上-exact_map,如果不是逻辑需要就不会综合出带set端的触发器

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top