数字电路的poly coverage的DRC问题
时间：10-02
整理：3721RD
点击：
错误截图如图所示，请问这种问题用什么方式解决。或者说可以放着不管?我做的是数字电路，astro自动布局布线之后的版图，不会用virtuoso手动画板子
额，我在报错的区域，有大块空白的地方，手动补上了一些poly层，同时注意避开了有源区，希望这样修改没问题
没有自动补的tool?
要注意补的尺寸。
自动布局布线的时候，插过fillerwithout metal按理说不该出现这个poly的密度问题呀