微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 虚拟时钟问题

虚拟时钟问题

时间:10-02 整理:3721RD 点击:
综合时对于组合逻辑的约束是不是要加虚拟时钟,为什么我加了虚拟时钟后功耗会变大,虚拟时钟会影响功耗的吗?
请各位指教!谢谢哦

求指点

有木有人知道,指点指点啊!万分感谢咯

是加虚拟时钟
有可能会让功耗增加

是加虚拟时钟,有可能会让功耗增加

哦,好吧,那对组合逻辑的约束的话,一定要加虚拟时钟吗?我感觉虚拟时钟本来是不存在的,添加以后就莫名其妙增加了功耗,该怎么办

虚拟时钟本身不会增加功耗,但是由于虚拟时钟的增加,一些信号的翻转依赖于此虚拟时钟,导致动态功耗增加了,应该是这样的吧

7楼正确

SCU的杨峰?

关注。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top