微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 在ASIC whole_chip设计时,是怎么做ESD保护的?

在ASIC whole_chip设计时,是怎么做ESD保护的?

时间:10-02 整理:3721RD 点击:
RT,那些大侠清楚呀,是IO cell已经合并了ESD 单元,还是怎么做的

ESD 一般都是放在离PAD最近的地方做,这样才能保护住内部的电路,所以一般都在IOcell里面

我猜也是,来求证一下

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top