微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > LVS检查单元识别错误

LVS检查单元识别错误

时间:10-02 整理:3721RD 点击:
最近在做一个数模混合的设计,有一个数字模块单独做LVS是通过的,但是整体做就有问题。具体情况是这样的:
这个数字模块中有一个clk和一个en信号端口,它们都是通过两个反相器输出,分别是INVD12和INVD16,我的版图和网表连接都没有问题,但是LVS报connectivity error,我仔细看了下,工具好像把连接两个信号的INVD12识别反了,然后导致connectivity error。
请问这种情况我要怎么处理呢?
感谢大家的帮助!真是感激不尽!

是不是应该打上label

有lable的啊,是工具识别错了。不知道怎么处理啊。
谢谢!

小编看一看啊,帮帮忙啊!谢谢啦!

把数字的box掉然后做验证看看先

我有两个数字模块,全部BOX之后LVS是没有问题的,而且我释放其中的一个BOX也是没有问题的,同时释放就出现connectivity error。这个错误是在其中的一个数字模块中报出来的,这个数字模块单独做LVS是通过的,而且我核对了版图和网表,都是没有问题的。我感觉是工具识别错了,这个数字模块中报错的两个信号都是通过两种同一类型的反相器输出,clk信号经过INVD12输出给INVD16再输出给外部(就是其ZN端接clk),en信号也是这样的方式,工具可能把连接两个信号的反相器识别反了,所以报错。不知道该怎么处理。希望小编给予一些帮助!非常感谢!

你觉得它可能是别的地方在版图上打个label来区分开,电路上也引出pin来。再跑看看结果怎么样

没明白您的意思,麻烦能详细说一下吗?
谢谢!

我的意思是在对应的clk和en的地方在top level也加上label,同时电路上也引出pin来
然后进行验证

哦,这样做的原因是?
我这个模块的这两个信号是跟另外一个数字模块的两个信号相连的,我也检查了版图和网表是没有问题的。
谢谢您!




你不是怀疑工具认错了么?
我这样的想法是让你帮工具认准。在最top层把clk和en的连线上打上label,然后验证。
如果最终正确的话,那就是工具认串了。如果还报错,那就有问题,虽然你确认过没问题。
你不妨先按照我说的方法试试,咱们再讨论。

我试了,还是报错,同时报出与此模块的两个信号相连的另一个数字模块的两个信号这样的问题:



而且我不明白为什么这样做就可以检查是不是工具的问题,因为我感觉是它把连接两个信号的反相器识别反了,跟在哪里打lable有什么关系吗?
个人想法,还请小编指教指正!
非常感谢!

只要你在top上打上clk和en的label来验证,那么对calibre来讲这两条线是100%的clk和en。这一点没有疑问吧?
那LVS来讲,clk和en就一个绝对的识别点。如果错了,那肯定就是错了。
当然不排除存在你说的那种,两条之路单元一致,可能认串的情况。
处理的方法就是加label,帮助工具去识别。

可能是你的top的网表没处理好出的问题。

我在版图的相应位置加了lable,然后在top层的网表上加了这两个pin。不知道为什么会出现这样的问题?
谢谢您耐心地解答!非常感谢!

出什么问题了?

我按您说的在top层打了那两个lable,且在网表的top层加了那两个pin,还是报那两个信号connectivity error,同时报出与此模块的两个信号相连的另一个数字模块的两个信号这样的问题:



谢谢!

http://bbs.eetop.cn/viewthread.p ... p;extra=&page=1

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top