calibre做LVS，flat模式下能通过，层次化模式下不行，求路过的各位大神指点

这是LVS report

LVS report中器件比较后的结果

可以看出layout中的器件进行了合并，在合并过程中还产生了第一个图中显示的连接关系错误
找了很久的问题，calibre的rule文件也反复看了好多遍都没什么问题 reduce parallel bipolar选项也选了NO
但是问题还是没有解决 而且如题 用flat模式下是没有任何错误的
下面是相关器件的版图 用来做实验

是两种不同类型的横向pnp的管子 所用工艺是xb06
在rule文件里面没有定义这个器件的任何参数 所以我将reduce parallel bipolar选项关掉了
这个工艺最近更新了6.1.5版本的pdk 不知道是不是mentor的软件和这个版本的cadence有不兼容啊
哎 弄了快一个星期还是找不出来原因
哪位高手路过了进来指点下啊~

很明显，有个模块的两根可以互换的线没有与线路一样接。你可以将这两个线的label名互换下即可。

另：一般flat方式过LVS了也没问题的。flat做成笑脸，没问题的。

具体问题还不是很清楚，建议check下 netlist 的层次化定义 特别是线网名的定义方式。

没懂.. 没有线能互换啊?我把两个一样的横向的pnp并联了起来，然后连接把E B C G的金属线分别给了 E B C G的名字，互换不就错了吗?四组pnp 的label 分别是E B C G；E1 B1 C1 G1；E2 B2 C2 G2; E3 B3 C3 G3 .
本来版图里面C1连的集电极，E1连的发射极，G1连的G；但从第一个图的LVS report 里面可以看出，验证过程中认为我把C1 连到发射极，G1连到了集电极，E1连到了G......
看电路这边的结果 貌似电路这边是正确的 那是不是可以排除电路啊 还有导出的网表是没有问题的呢

前面两张图 再点击一下 看大图能够看清楚 就这么看 看不清楚 给各位大神添麻烦了哈

之前也遇到过类似问题，原因是我管子的CDF属性和lvs提取的属性有不一致的地方。

这个器件的CDF设置确实有可疑的地方 对于属性termOrder 在选择auCdl和auLVS的情况下端口顺序居然是不一样的 更奇怪的是 导出的cdl网表里面只有该器件外部的连接关系，并没有器件本身的描述，器件本身的描述需要人手动输入进去（那么就是说这个器件auCdl下termOrder属性的设置根本就没有用?）我完全是一头雾水 越找问题越迷茫 求指点啊