微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > LVS出现的incorrect net问题

LVS出现的incorrect net问题

时间:10-02 整理:3721RD 点击:







LVS时出现 incorrect net(instance)的问题,错误如图:
FE_OFN207_Logic0_,FE_OFN208_Logic0_,FE_OFN209_Logic0_,为3个首尾相连的buf的net。
对比netlist和layout,是匹配的。
对比lVS报告和版图得出:
layout name:source name
in:3对应于FE_OFN207_Logic0_
1429对应于FE_OFN209_Logic0_
请问问题可能出在什么地方?谢谢


看上去FE_OFN207_Logic0_和FE_OFN208_Logic0_像是接在一起

器件类型,一个是invx4x,但是sch中需要的是invx2v。

谢谢回复,再请教下
(1) 对LVS概念有点疑惑: LVS中的layout是从PR工具导出的gds,而schematic是 .v网标v2lvs后生成的spi或cdl网表。我的疑惑是gds和.v 都是从最终的PR中导出来的,应该一直是对应的吧?那layout verse schematic是如何实施的呢?
(2)从encounter中看cell类型是invx2v,为什么layout就成了invx4v了?可能的情况是什么?一般如何修改啊

calibre工具从gds中提取图形,然后自己识别为不同器件。 你看看这两个器件的lvs command file文档中如何定义这两个器件的,然后再看看可能是什么原因?有时候报错很奇怪的时候,你要根据现有的资料去猜测,呵呵,时间久了,这个就是经验

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top