微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > assura提参问题!急急急!

assura提参问题!急急急!

时间:10-02 整理:3721RD 点击:
小弟的数字模块用DC综合后,encounter布线。网表的后仿真也过了。将版图导入cadence后,用assura做DRC,lvs都过了。版图跟原理图都匹配了。但做RCX的时候出问题了。
单独选择提取R的时候、或者单独选择提取C的时候都能成功提取出来。但选择同时提起RC的时候,结果却报错。报错如下



请各位大侠指点一下。是不是我哪个环节出问题了吗?LVS都过了,应该不用修改版图了吧?

我擦,你怎么跑这了?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top