微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 同步复位导致后仿出现X态

同步复位导致后仿出现X态

时间:10-02 整理:3721RD 点击:
always@(posedge clk)
begin
if(sync_rst)
sig <= 1'b0
else
....
end
上面的电路,功能上sync_rst的优先级最高,但综合后的netlist并不是这样。导致同步复位出现x态。严重影响netlist仿真。

"功能上sync_rst的优先级最高" 啥意思?
同步复位寄存器出x, 看看时钟和复位的关系吧先

你确定这个不是timing violation造成的X态?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top