微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 关于timing_path问题?

关于timing_path问题?

时间:10-02 整理:3721RD 点击:
大家好,如图所示,图1中定义了两个时钟,都设置了clock_latency,图2是cts前的时序报告;从图2中看,接收数据的时钟延迟(1.5ns)是图1中的设置值,为什么发送时钟的延迟不是图1中的1.5ns呢?谢谢!

图1


图2

从时序报告来看,分析的是min,也就是对hold的时序分析。因此对路径的延时计算是选择每条路径的最小值,可能和uncertainty设置有关。

自己顶顶顶!

为什么data_path上的cell delay都是0呢?

不晓得啊!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top