微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > PT里面的setup 和hold

PT里面的setup 和hold

时间:10-02 整理:3721RD 点击:
PT里面的setup time和hold time 是不是分别对应下图中的max delay 和min delay。

对, -max就是setup check, -min就是hold check

在encounter里面时序完全正常,但是到了PT里面有四个VIOLATED路径,和pad相关的,这个是咋回事,是要在encounter里面重新做还是sdc约束不对。





以PT分析为准!可能是你的spef文件有问题。

spef 文件 我是用starrc生成的,感觉好像没什么问题。下面是PT文件,感觉也正常的。没网上说的那些问题。

不知道小编解决了这个问题没有?谢谢!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top