Calibre验证MOS电容的问题
用Calibre作验证工具，如何设置版图中MOS电容用面积作容差比较，等同于Dracula中命令LVSCHK MOSCAP-AREA=n0
急求解！
求帮助呀！
自己先顶一下，要不沉了！
trace property C(type) 类似的语句
很少检查电容值，
电阻是： trace property R（R) 5 5 5: 意思是5%的电阻值可以忽略
可能我的意思没有说清楚，再解释一下，以电路中MOS电容W*L=12*15为例，版图位置及形状不合适版图画成W*L=20*9的结构，这个MOS管是做电容用，如何设置Calibre（或验证文件）在做Calibre LVS验证时不报这个MOS的W/L不正确，而是以面积为比较值进行比较?
主要是想如果MOS电容很多时，一一去检查也较麻烦，看有没简单方法?
DEVICE C(CI) CICAP CPOLY2 CPOLY// PIP cap
[ PROPERTY C,A,P
A = AREA(CICAP)
P = PERIMETER(CICAP)
C = (A*0.864+P*0.0112*1e-6)*1e-3
]
//TRACE PROPERTY C(CI) A A 1
//TRACE PROPERTY C(CI) P P 1
TRACE PROPERTY C(CI) C C 1
*************************************************
找了类似的几行
看懂没?
取A
PIP电容没问题，问题是MOS电容只想用面积比较，怎么处理?
看看看
个人建议，还是让designer把schematics改一下吧，这样最简单，最安全。
由于是mos管，所以，还是检查W/L比较好，避免其它的cell中有真实的W/L error存在。
如果你一定要按照area检查，
那就用 LVS SPICE IMPLIED MOS AREA YES
让工具自己把网表中的area计算出来，
然后lvs rule中关于mos的定义部分，你也定义一个AREA的变量计算公式，而不只是光有现在的W/L/M。
TRACE PROPERTY 部分也添加一下AREA的部分。
应该就能达到你的要求。你可以按照我说的思路测试一下。
但是这样的做法就是所有的MOS都这样检查了，有负面效果。
TRACE PROPERTY C(CI) A A 1
上面这句是对CI类型的cap取A，LVS精度1%
TRACE PROPERTY MN(NN) L L 1
TRACE PROPERTY MN(NN) W W 1
而这两句对NN类型的nmos取W和L，LVS精度为1%
******
请看完一行中的每个含义
小编，首先谢谢你的回复，提出这样要求主要是用于出数据前验证，按照你的思路我已经可以解决部分问题了，像你所说修改后所有MOS都会按面积检查，有负面效果，但我会先按M/L进行检查，排除普通MOS的结构过滤出MOS电容结构，再按面积检查MOS电容结构就可以了。但是目前还有一个问题：
按照这种做法，不能检查并联的MOS管电容结构，算不出面积，检查不了！不知道小编有没有好的方法或思路！跪谢了！
小编，首先谢谢你的回复，提出这样要求主要是用于出数据前验证，按照你的思路我已经可以解决部分问题了，像你所说修改后所有MOS都会按面积检查，有负面效果，但我会先按M/L进行检查，排除普通MOS的结构过滤出MOS电容结构，再按面积检查MOS电容结构就可以了。但是目前还有一个问题：
按照这种做法，不能检查并联的MOS管电容结构，算不出面积，检查不了！不知道小编有没有好的方法或思路！跪谢了！
LVS Reduce Parallel MOS的设置改一下试试呢