微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > formality不能优化constant的reg

formality不能优化constant的reg

时间:10-02 整理:3721RD 点击:
问题:在做形式验证的时候,一些接常数的DFF在DC中是被优化掉的,但是在SVF中却没被优化掉,报了很多reg_constant的点,全部被rejected了?是不是应该设置什么option?
请问哪些大侠知道,请赐教!
急用!谢谢!

碰到同样问题,等大侠赐教!

最后的比较结果呢,是不是 都是DFF0, DFF1 对不上?

我有个问题,最近做fm, RTL vs gate,
用svf,
然后很多都是PRESET/RESET pin 相关的flop对不上, RTL认为是带reset端的,
综合出来的reg都是不带的,因此很多flop对不上,这个怎么玩啊

对应着去检查你综合的log文件,可能有些reg被优化掉了,确实就是改变了逻辑

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top