微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 关于 name rules~

关于 name rules~

时间:10-02 整理:3721RD 点击:
rt~
关于name rules到底有什么用啊?
请大神指点下~
我自己做的时候都没做这个define,dc出来的东西也没什么问题啊?
加了这个rules之后,也没发现有什么大的变化?
遂想问,这个rules的作用到底是什么?不可能没用的~
因为我看别人的scripts大都有这~
但是我自己目前对着个rule没深刻的体会,想问问大神们,这rule的作用到底体现在哪?
谢谢~

就是限制那些字母和单词不能用什么的
一般用它自带的verilog name rule就可以了

主要是限制一些特殊字符不用作综合后的单元名,避免在P&R或者在其他工具在读取门级网表事出错,或者使门级网表更整洁,例如“[”、“]”,一些低版本的encounter不识别,而且在门级网表中包含中括号,需要用“\”转义,看起来很乱。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top