微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > ICC 读取网表错误(急........)

ICC 读取网表错误(急........)

时间:10-02 整理:3721RD 点击:
求大神,求指点:
1.ICC初始化结束,读入DC综合后的网表时,提示一个错误:Error: Module name: Length of name is bigger than 1023 (name: xxxxxxxxxx)
Error: Parser error: negative index and/or other unsupported syntax .
Error: Verilog parser cannot parse the ./or1200_soc_top.v source file.
造成在以后设置current design 时出错。
疑问:1> 为何在DC综合生成网表示不会报 length name is bigger than 类似的错误?
这种错误时如何引起的呢?
2> 上诉提出的错误如何解决?

已解决: 发现网表中Module name 大于1023的不多,就几个,就直接手动更改了网表,将名字长度大于1023的 改一下(确保与其他的没有重复),之后ICC再读入netlist即可!

ICC是不是有个变量设置,可以容许超过1023,
改短是个好方法,太长自己读得困难,ICC跑得也慢

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top