微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 求助,在定义分频时钟遇到的一个警告

求助,在定义分频时钟遇到的一个警告

时间:10-02 整理:3721RD 点击:
求助,
在定义分频时钟时,
create_generated_clock ,定义点位count_reg_0/Q和count_reg_4/Q
定义之后,dc报告警告为
A non-unate path in clock network for clock 'div2_clk'
A non-unate path in clock network for clock 'div32_clk'
求助如何处理。

一看就是没看我推荐的那本timing书

什么书?

Static Timing Analysis for Nanometer Designs

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top