微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > FILLERC LVS错误

FILLERC LVS错误

时间:10-02 整理:3721RD 点击:

在导出gds 做LVS时,FILLERC在版图里识别为管子,但是网表里却没有定义,这种错误怎么改啊?

在lvs的spice 新增一個dcap , 然後填上個數
應該能對上

个数该怎么填啊 求赐教!

用的什么PR工具?

encounter,导出的网表都没有FILLERC 。

1)查导出命令的选项,是否可以强制要求导出某些物理cell
2)导出def,找出里面所有的filler,写回到网表中

对,不管是EDI还是ICC,你都可以输出verilog的时候可以把某些physical单元导出的

多谢两位小编。可以强制导出,但是导出后LVS那些fillerc反而报错说no matching .SUBCKT...

如果在.v 里面包含一些std filler or io filler ,对应的lvs netlist 就要有.subckt
如果std filler or io filler 里面都是没有电路连接,可以写一个空的.subckt ,然后用lvs box 。
例如: .SUBCKT FILL1 VDD VSS
.ends
calibre lvs command 中对应 LVS BOX FILL1

把管子加个RODMY层,就不当成是device了



解决了 这些标准库本来就有了 被我注释掉忘了改回来了

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top