高频DC下时钟设置
时间：10-02
整理：3721RD
点击：
今天听一个人说在前端DC脚本中，应该设置两个时钟，一个是主时钟，另一个是和主时钟同频的虚拟时钟，然后所有output均用虚拟时钟约束，这样做出来的时序更好，是这样吗?请教下。
只对block timing constraint有用
参考：后端面试--每日一题（061）