微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 求可综合且适于高频的ip

求可综合且适于高频的ip

时间:10-02 整理:3721RD 点击:
最近在用dc综合or1200,从opencore上下的2011.7.11的最新版,时钟频率在200mhz时没有时序违例,但是要是设为500mhz,时钟违例很严重,set_false_path后没有有效地改善,主要是DSP模块里的乘法器的模块的问题。如果我想找一个能在500mhz上跑的十万或者百万门级的ip核,除了opencore(感觉上面还是fpga用的ip核比较多),还有什么开源的获取渠道吗?亦或者or1200可以跑到500m吗?PS,本人主要是做后端的,所以想尽快解决这一问题好进一步进入正题。

你用啥工艺都不说就说要跑到500m。65nm和 .13综合结果就不一样。

看多少工艺的, 开源的质量一般没有付费的好吧,
ARM, GPU等 45nm下跑500Mhz肯定是没有问题的,

不好意思,忘了说了 是65nm工艺

不好意思,忘了说了 是65nm工艺

65有可能跑不到500Mhz的,不过看具体情况了,

小编的具体情况指的是哪些?能举个例子吗?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top