微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 有关LVS的问题

有关LVS的问题

时间:10-02 整理:3721RD 点击:
各位大侠,初次接触LVS,用的是图形界面,想问下这个inputs里的Netlist vs Netlist中的两个网表分别是什么网表,我知道一个是布局布线后的.sp的网表,还一个呢?综合后的网表嘛?求助,谢谢!

我猜是 综合后的schematic抽的网表 比如工具抽的cdl 和layout的网表 呵呵

谢谢呀,有可能,看看有没有其他答案了

当然是从GDS中抽出来的网表

谢谢,我确认下哈
我是用ICC做的自动布局布线,那两个网表,一个是自动布局布线后我从ICC中导出的网表,另外一个是从GDS中抽取的网表?那从ICC中导出的和从GDS中抽取的有什么区别?还请多赐教,谢谢!

继续求助中,求高手指点一二

想问搂主两个问题:
你是想做逻辑验证呢还是物理验证呢?
逻辑等价验证:综合后的VNET和PR后的VNET
物理验证:LVS:晶体管级Netlist和GDS

谢谢你的回答
要是做物理验证,你所说的晶体管级Netlist是怎么得到的?是ICC布局布线后导出的网表经过v2lvs转换来的吗?
还有逻辑验证使用什么工具?Formality嘛?如果不是那是用什么工具?
本人新手,还请多赐教,谢谢!

是的
是的

谢谢!

LVS做GDS和netlist验证时是直接从管子级验证的!需要你给出各个Std cell 和IP的spi 和GDS,合成出来一个最终的GDS数据。Caliber从GDS数据中抽取出来一个layout.spi网表在和你从ICC输出的那个网表做LVL的验证!

谢谢!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top