微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 布局布线 时钟树问题

布局布线 时钟树问题

时间:10-02 整理:3721RD 点击:
布线后debug timing,发现插入的时钟树单元timing全为0.但库文件有相对应单元的timing
求教这是什么问题导致的,该如何解决

估计是做CTS之前没有使用remove_ideal_network -all ?
你check一下你CTS完的数据有问题没有?route之后才发现晚了点

嗯,新手学习中。我去试试

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top