Hold 问题

clock skew

如果说clock skew 也是在允许的范围内呢?

uncertainty 设置得太大?

有没有更详细点的解释啊

麻烦把你的hold path report秀一下，好分析

有时候可能是

有时候可能是clock balance的问题.. 比如在function mode, 两个时钟是异步的, 没有balance,但是到了test mode,用一个测试时钟,会发现hold time violation 很大..