微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 如何降低leakage current

如何降低leakage current

时间:10-02 整理:3721RD 点击:
如题,小弟只晓得用High VT的cell可以减少漏电流 或者衬底反偏技术,各位大侠还有什么好的方法不,谢谢了

其他降漏流的方法我不知道了,还请楼下赐教。
我只知道怎样降低静态功耗,都是针对漏流下手,如关闭,断开,再就是你说的阈值了。

power gating
FinFET

FinFET中的Fin是什么意思啊?

鱼鳍型晶体管

谢谢啊,学习了

在digital-back design 阶段 好像就multi-Vth 跟multi-power domain 吧 其他还不清楚呢

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top